最近NIKKEI Tech Foresightに掲載した注目記事をまとめ読み形式でお届けします。 今回のラインアップ チップレットで再脚光後工程、ウエハーからパネルへ PLP業界地図、変化の兆し 日本勢は装置や素材で存在感 パナソニックG、休眠特許でスタートアップに ...

スイスのSTMicroelectronics(STマイクロエレクトロニクス)は、次世代パネルレベル･パッケージング(PLP)技術の開発を、フランス・ツール工場で2026年第3四半期から新たに稼働する予定のパイロットラインで進めることを明らかにした。 PLP技術は、製造効率を高め ...

STマイクロエレクトロニクス、次世代チップ製造技術の発展に貢献する新しいPLPパイロット･ラインをツール工場に新設 *2025年9月17日にジュネーブ（スイス）で発表されたプレスリリースの抄訳です。 ・チップ･パッケージングやテスト製造技術向けに ...

半導体の高性能化・微細化が進む中、そのパッケージング技術においても、低背化やコストダウンなどを目的としたさまざまな手法が提案されてきた。その中でもここ10年ほどは、300mmウェハサイズで一気にパッケージングを行う「FO-WLP(Fan Out-Wafer Level Package ...

チップ･パッケージングやテスト製造技術向けに、部門横断型チームが革新的なアプローチをさらに発展させ、効率と柔軟性を向上 ヘテロ集積に関するSTの戦略的な取り組みの一環として、RF / アナログ / パワー / デジタル製品の技術ロードマップに寄与 6000 ...

[画像: https://prcdn.freetls.fastly.net/release_image/82595/17/82595-17-1fd255bab6444826148d94b2dd5b5ef4-3900x3900.png?width=536&quality=85%2C75&format=jpeg&auto ...

先進後工程の分野を伸ばす（東京都八王子市の東京精密本社） 東京精密は600ミリ×600ミリメートル角と大型再配線層（RDL）インターポーザー（中間基板）向けの研究開発を始める。主力のダイサーやグラインダー、検査装置のプローバーなどにおいて、同 ...